Publications - TRACES

 Pour une recherche plus ciblée, utiliser l'interface d'interrogation de la base des publications de l'IRIT.
For an advanced search, please use the IRIT's publications database form.

• Livres / Books
• Ouvrages de synthèse / Books edition
• Numéros spéciaux de revues / Special issues of journals
• Actes de conférences et de workshops / Conferences proceedings
• Articles de revues internationales / International journals articles
• Articles de revues nationales / National journals articles
• Contributions à des ouvrages de synthèse / Books parts
• Conférences et workshops internationaux / International conferences articles
• Conférences et workshops nationaux / National conferences articles
• Conférences sans actes publiés / Conferences articles without published proceedings
• Rapports / Reports
• Thèses et habilitations / Thesis and HDR
• Autres types de publications / Other publications

Numéros spéciaux de revues / Special issues of journals

• David Defour, Bernard Goossens, Christine Rochange. Architecture des ordinateurs. Dans : Technique et Science Informatiques, Hermès Science Publications, Vol. 27 N. 6, juin 2008.
  BibTeX

Actes de conférences et de workshops / Conferences proceedings

• Christine Rochange. 7th International Workshop on Worst-Case Execution Time Analysis, Pisa, Italy, 03/07/07, IRIT, septembre 2007.
  Accès : http://www.irit.fr/wcet2007
  BibTeX

Articles de revues internationales / International journals articles

• Christine Rochange, Pascal Sainrat. A Context-Parameterized Model for Static Analysis of Execution Times. Dans : Transactions on High-Performance Embedded Architecture and Compilation, Springer, Vol. 2 N. 3, p. 109-128, 2007.
  Résumé Accès : http://www.hipeac.net/journal
  BibTeX

• Koen De Bosschere, Wayne Luk, Xavier Martorell, Nacho Navarro, Mike O'Boyle, Dionisos Pnevmatikatos, Alex Ramirez, Pascal Sainrat, André Seznec, Per Stenström, Olivier Temam. High-Performance Embedded Architecture and Compilation Roadmap. Dans : Transactions on High-Performance Embedded Architecture and Compilation, Springer, Vol. 1 N. 1, p. 5-29, janvier 2007.
  Résumé
  BibTeX

• Thierry Haquin, Christine Rochange, Pascal Sainrat. CBSP: A Predictor of Sequences of Correlated Branches. Dans : Computing Letters (CoLe), Brill Academic Publishers, Leiden, The Netherlands, Vol. 1 N. 1, p. 15-29, janvier 2005.
  Résumé
  BibTeX

• Hugues Cassé, Louis Féraud, Christine Rochange, Pascal Sainrat. Using Abstract Interpretation Techniques for Static Pointer Analysis. Dans : Computer Architecture News, ACM, ISSN 0163-5694, Vol. 27 N. 1, p. 47-50, mars 1999.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/208.ps.gz
  BibTeX

• Daniel Litaize, Omar Hammami, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Multiprocessors with a serial multiport memory and a pseudo-crossbar of serial links used as a processor-memory switch. Dans : Computer Architecture News, ACM, Vol. 17 N. 6, p. 8-21, décembre 1989.
  BibTeX

Articles de revues nationales / National journals articles

• Christine Rochange, Pascal Sainrat. Régulation du flot d'instructions pour des processeurs orientés temps-réel. Dans : Technique et Science Informatiques, Lavoisier, Cachan, Vol. 24, N. 8, p. 963-989, 2005.
  Résumé
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Estimations pour le partitionnement de systèmes temps réel strict sur FPGA. Dans : Technique et science informatiques, Lavoisier, 14, rue de Provigny F-94236 Cachan Cedex, Vol. 23, N. 4, p. 515-542, août 2004.
  BibTeX

• Thierry Haquin, Philippe Reynes, Christine Rochange, Pascal Sainrat. Optimisation du chargement des instructions. Dans : Technique et Science Informatiques, Lavoisier, Vol. 22, N. 6, p. 689-711, 2003.
  BibTeX

• Antoine Colin, Isabelle Puaut, Christine Rochange, Pascal Sainrat. Calcul de majorants de pire temps d'exécution : état de l'art. Dans : Technique et Science Informatique, Lavoisier, Vol. 22, N. 5, p. 651-677, 2003.
  BibTeX

• Hugues Cassé, Louis Féraud, Christine Rochange, Pascal Sainrat. Une approche pour réduire la complexité du flot de contrôle dans les programmes C. Dans : Technique et science informatiques, Hermès, Vol. 21, N. 7, p. 1009-1032, 2002.
  Résumé
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Belkacem Cherfaoui, Reda Bekkouche. Parallélisation automatique pour la conception de systèmes critiques sûrs. Dans : Technique et science informatiques, HERMES Science Publications, 8, quai du marche neuf, F-75004 Paris, Vol. 20, N. 8, p. 1075-1100, novembre 2001.
  BibTeX

• Dominique Lavenier, Daniel Litaize, Pascal Sainrat, Jean-Michel Muller. Et demain, quel PC ? Dans : Technique et science informatiques, Hermès, Vol. 20, p. 111-120, janvier 2001.
  BibTeX

• Daniel Dours, Roland Facca, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Conception concurrente materielle-logicielle de systemes temps-reel-strict distribues. Dans : Technique et science informatiques, HERMES Science Publications, 8, quai du marche neuf, F-75004 Paris, Vol. 18, N. 10, p. 1137-1165, décembre 1999.
  BibTeX

• Christine Rochange, Ph. T. Hai, Pascal Sainrat, Daniel Litaize. Préchargement de données dans les caches. Dans : Technique et Science Informatiques, Hermès, Vol. 16, N. 4, p. 425-456, avril 1997.
  Résumé
  BibTeX

• Christine Rochange. M3S : un multiprocesseur à mémoire partagée évolutif : étude quantitative. Dans : Technique et Science Informatiques, Hermès, Vol. 14, N. 5, p. 601-618, mai 1995.
  BibTeX

• Per Stenström, Pascal Sainrat, Christine Rochange. Conception de la mémoire dans les multiprocesseurs à mémoire partagée. Dans : Calculateurs Parallèles, Vol. 6, N. 3, p. 83-136, 1994.
  BibTeX

Contributions à des ouvrages de synthèse / Books parts

• Christine Rochange, Pascal Sainrat. Architecture des machines. Dans : Encyclopédie de l'informatique et des systèmes d'information. Jacky Akoka, Isabelle Comyn-Wattiau (Eds.), Vuibert, p. 147-159, novembre 2006.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Architecture of Parallel and Distributed Systems. Dans : Handbook in Information Systems, volume 5: Handbook on Parallel and Distributed Processing. J. Blazewicz, K. Ecker, B. Plateau, D. Trystram (Eds.), Springer-Verlag, p. 166-221, International Handbooks on Information Systems, 1999.
  Résumé
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. La liaison série à ultra haut débit : une (la?) solution pour les liaisons inter-modules en environnement multiprocesseur. Dans : Technologies Matérielles Futures pour l'ordinateur. - - (Eds.), Frontières, Paris, p. 167-177, 1991.
  BibTeX

Conférences et workshops internationaux / International conferences articles

• Cédric Landet. Worst Case Execution Time Evaluation for a Simultaneous Multithreaded Processor. Dans : Junior Researcher Workshop on Real-Time Computing, Rennes, France, 16/10/08-17/10/08, IRISA, p. 9-12, 2008.
  BibTeX

• Niklas Holsti, Jan Gustafsson, Guillem Bernat, Clément Ballabriga, Armelle Bonenfant, Roman Bourgade, Hugues Cassé, Daniel Cordes, Albrecht Kadlec, Raimund Kirner, Jens Knoop, Paul Lokuciejewski, Nicholas Merriam, Marianne de Michiel, Adrian Prantl, Bernhard Rieder, Christine Rochange, Pascal Sainrat, Markus Schordan. WCET Tool Challenge 2008: report. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2008), Prague, 01/07/08-01/07/08, Austrian Computer society, p. 149-171, octobre 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9687_challenge08.pdf
  BibTeX

• Roman Bourgade, Clément Ballabriga, Hugues Cassé, Christine Rochange, Pascal Sainrat. Accurate analysis of memory latencies for WCET estimation. Dans : International Conference on Real-Time and Network Systems (RTNS 2008), Rennes, 16/10/08-17/10/08, IRISA, p. 161-170, octobre 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9445_rtns08final.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé. Improving the WCET computation time by IPET using control flow graph partitioning. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2008), Prague, 01/07/08-01/07/08, Austrian Computer society, p. 19-27, juillet 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9294_wcet08.pdf
  BibTeX

• Marianne de Michiel, Armelle Bonenfant, Hugues Cassé, Pascal Sainrat. Static loop bound analysis of C programs based on flow analysis and abstract interpretation. Dans : IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2008), Kaohsiung, Taiwan, 25/08/08-27/08/08, IEEE Computer Society, p. 161-168, août 2008.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/9176_rtcsa_2008_publie_michiel-loopbounds.pdf - ftp://ftp.irit.fr/IRIT/TRACES/9176_rtcsa_2008_michiel-loopbound-slides.pdf
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Jean-Paul Bahsoun. Inter-Task WCET computation for A-way Instruction Caches. Dans : IEEE International Symposium on Industrial Embedded Systems (SIES 2008), Montpellier, 11/06/08-13/06/08, IEEE, p. 193-200, juin 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9093_sies_08.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé. Improving the First-Miss Computation in Set-Associative Instruction Caches. Dans : Euromicro Conference on Real-Time Systems (ECRTS 2008), Prague, 02/07/08-04/07/08, IEEE, p. 341-350, juillet 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9078_ecrts08.pdf
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. An Architecture for the Simultaneous Execution of Hard Real-Time Threads. Dans : International Conference on Embedded Computer Systems : Architectures, Modeling, and Simulation (IC-SAMOS 2008), Samos, 21/07/08-24/07/08, IEEE, p. 18-24, juillet 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9071_samos2008.pdf
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. A Predictable Simultaneous Multithreading Scheme for Hard Real-Time. Dans : International Conference on Architecture of Computing Systems, Dresden, 25/02/08-28/02/08, Springer, LNCS 4934, p. 161-172, février 2008 (Best Paper).
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/ARCS08-final.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé, Pascal Sainrat. An improved approach for set-associative instruction cache partial analysis. Dans : Annual ACM Symposium on Applied Computing (SAC 2008), Fortaleza (Brazil), 16/03/08-20/03/08, ACM, p. 360-368, mars 2008.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/8311_sac08.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. On the Complexity of Modelling Dynamic Branch Predictors when Computing Worst-Case Execution Times. Dans : ERCIM/DECOS Workshop on Dependable Embedded Systems, Lübeck, Germany, 28/08/07, ERCIM, (en ligne), septembre 2007.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/8158_ercim.pdf
  BibTeX

• Christoph Herrmann, Armelle Bonenfant, Kevin Hammond, Steffen Jost, Hans-Wolfgang Loidl, Robert Pointon. Automatic Amortised Worst-Case Execution Time Analysis. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2007), Pisa, 03/07/07, Christine Rochange (Eds.), IRIT, p. 13-18, juillet 2007.
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Ali Awada. Improving the WCET accuracy by inter-task instruction cache analysis. Dans : IEEE International Symposium on Industrial Embedded Systems (SIES 2007), Lisbonne, 04/07/07-06/07/07, IEEE, p. 25-32, juillet 2007.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/7839_SIES07.pdf
  BibTeX

• Clément Ballabriga, Hugues Cassé, Pascal Sainrat. WCET computation on software components by partial static analysis. Dans : Junior Researcher Workshop on Real-Time Computing, Nancy, 29/03/07-30/03/07, LORIA, p. 15-18, mars 2007.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/7790_JRWRTC07.pdf
  BibTeX

• Hugues Cassé, Christine Rochange. OTAWA, Open Tool for Adaptative WCET Analysis. Dans : Design, Automation and Test in Europe (Poster session "University Booth") (DATE 2007), Nice, 17/04/07-19/04/07, DATE, (support électronique), avril 2007.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/7722_date2007.pdf
  BibTeX

• Armelle Bonenfant, Christian Ferdinand, Kevin Hammond, Reinhold Heckmann. Worst-Case Execution Times for a Purely Functional Language. Dans : International Symposium on Implementation and Application of Functional Languages (IFL 2006), Budapest, 04/09/06-06/09/06, Springer, LNCS 4449, p. 235-253, août 2007.
  Accès : http://www.springerlink.com/content/m86035r1v68k7nr1/fulltext.pdf
  BibTeX

• Armelle Bonenfant, Zezhi Chen, Kevin Hammond, Greg Michaelson, Andy Wallace, Iain Wallace. Towards Resource-Certified Software: A Formal Cost Model for Time and its Application to an Image-Processing Example. Dans : Annual ACM Symposium on Applied Computing (SAC 2007), Seoul, Korea, 11/03/07-15/03/07, ACM, p. 1307-1314, mars 2007.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/7756_SAC07.pdf
  BibTeX

• Hugues Cassé, Christine Rochange, Pascal Sainrat. On the sensitivity of WCET estimates to the variability of basic blocks execution times. Dans : International Conference on Real-Time and Network Systems (RTNS 2007), Nancy, 29/03/07-30/03/07, INPL, p. 85-92, mars 2007.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/7547_rtns07.pdf
  BibTeX

• Fadia Nemer, Hugues Cassé, Pascal Sainrat, Jean-Paul Bahsoun, Marianne de Michiel. PapaBench : A Free Real-Time Benchmark. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2006), Dresden, 04/07/06, Frank Mueller (Eds.), Internationales Begegnungs- und Forschungszentrum fuer Informatik (IoBFI), (en ligne), juillet 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/6680_papabench_wcet2006.pdf
  BibTeX

• Djemai Kebbal, Pascal Sainrat. Combining Symbolic Execution and Path Enumeration in Worst-Case Execution Time Analysis. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2006), Dresden, 04/07/06, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IoBFI), (en ligne), juillet 2006.
  Résumé Accès : http://drops.dagstuhl.de/opus/volltexte/2006/675/pdf/WCET_Kebbal.675.pdf
  BibTeX

• Djemai Kebbal. Automatic flow analysis using symbolic execution and path enumeration. Dans : International Workshop on Embedded Computing (IWEC 2006), Columbus, Ohio, USA, 14/08/06, IEEE, p. 397-404, août 2006.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/6678_IWEC.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. History-based Schemes and Implicit Path Enumeration. Dans : International Workshop on Worst-Case Execution Time Analysis (WCET 2006), Dresden, 04/07/06, Internationales Begegnungs- und Forschungszentrum fuer Informatik (IoBFI), (en ligne), juillet 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/6677_wcet2006.pdf
  BibTeX

• Jonathan Barre, Cédric Landet, Christine Rochange, Pascal Sainrat. Modeling Instruction-Level Parallelism for WCET Evaluation. Dans : IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA 2006), Sidney, 16/08/06-18/08/06, IEEE, p. 61-67, août 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/6668_rtcsa06.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. Code padding to improve the WCET calculability. Dans : International Conference on Real-Time and Network Systems (RTNS 2006), Poitiers, 30/05/06-31/05/06, LISI-ENSMA, p. 159-168, mai 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/rtns06.pdf
  BibTeX

• Hugues Cassé, Pascal Sainrat. OTAWA, a framework for experimenting WCET computations. Dans : European Congress on Embedded Real-Time Software (ERTS 2006), Toulouse, 25/01/06-27/01/06, SEE, (support électronique), janvier 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/6278_ERTS06.pdf
  BibTeX

• Claire Burguiere, Christine Rochange, Pascal Sainrat. A Case for Static Branch Prediction in Real-Time Systems. Dans : 11th IEEE International Conference on Embedded and Real-Time Computing Systems and Applications (RTCSA), Hong-Kong, 17/08/05-19/08/05, IEEE, p. 33-38, août 2005.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/5834_rtcsa.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. Modélisation d'un prédicteur de branchement bimodal dans le calcul du WCET par la méthode IPET. Dans : International Conference on Real-Time Systems (RTS 2005), Paris, 05/04/05-06/04/05, BIRP, p. 192-210, avril 2005.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/5336_rts05.pdf - ftp://ftp.irit.fr/IRIT/TRACES/5336_rts05-slides.pdf
  BibTeX

• Christine Rochange, Pascal Sainrat. A Time-Predictable Execution Mode for Superscalar Pipelines with Instruction Prescheduling. Dans : ACM International Conference on Computing Frontiers, Ischia, Italy, 04/05/05-06/05/05, ACM, p. 307-314, mai 2005.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/5143_CF05.pdf - ftp://ftp.irit.fr/IRIT/TRACES/5143_slidesCF05.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. A contribution to branch prediction modeling in WCET analysis. Dans : DATE'2005 (Design, Automation and Test in Europe), Munich, 07/03/05-11/03/05, IEEE, p. 612-617, mars 2005.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/4919_date05.ps
  BibTeX

• Christine Rochange, Pascal Sainrat. Vers une prédictibilité temporelle des processeurs haute-performance. Dans : 12th International Conference on Real-Time Systems, Paris, 30/03/04-01/04/04, BIRP, p. 282-300, mars 2004.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/5338_rts04.pdf
  BibTeX

• Hugues Cassé, Christine Rochange, Pascal Sainrat. An Open Framework for WCET Analysis. Dans : IEEE Real-Time Systems Symposium - WIP session, Lisbonne, 05/12/04-07/12/04, IEEE, p. 13-16, décembre 2004.
  Résumé
  BibTeX

• Christine Rochange, Pascal Sainrat. Towards Designing WCET-predictable Processors. Dans : 3rd Workshop on Worst-Case Execution Time Analysis, Porto, 01/07/03, --, p. 87-90, juillet 2003.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/3840_wcet2003.pdf
  BibTeX

• Djemai Kebbal, El-Ghazali Talbi, Jean-Marc Geib. Multi-application Scheduling in Networks of Workstations and Clusters of Processors. Dans : NATO Advanced Research Workshop, IWCC, Mangalia, Romania, 01/09/02-06/09/02, Springer-Verlag, p. 145-155, septembre 2002.
  Résumé Accès : http://www.springerlink.com/(x5snfd3tszdktj45xkansdrh)/app/home/contribution.asp?referrer=parent&backto=issue - 14 - 32;journal - 1354 - 2236;linkingpublicationresults
  BibTeX

• Christine Rochange, Pascal Sainrat. Difficulties in Computing the WCET for Processors with Speculative Execution. Dans : 2nd Intl. Workshop on Worst Case Execution Time Analysis, Vienne, 18/06/02, University of York, p. 68-71, juin 2002.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/3292_wcet2002.pdf
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Estimations rapides pour le partitionnement fonctionnel de systèmes temps-réel-strict distribués. Dans : 8ème Symposium en architectures nouvelles de machines SympA'8, Hammamet, Tunisie, 10/04/02-13/04/02, Moahmed Jemni, Zaher Mahjoub, Denis Trystram, Daniel Litaize, Daniel Hagimont, Tunisie, p. 325-333, avril 2002.
  BibTeX

• Wissam Hlayhel, Jacques Collet, Christine Rochange, Daniel Litaize. Pushing Away the Communication Bottleneck with Optical Bus-based Symmetric Multiprocessors. Dans : Optics in Computing, Quebec, Canada, SPIE, Vol. 4089, p. 510-577, juin 2000.
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Une architecture reconfigurable pour la conception de systèmes temps-réel critiques. Dans : SYMPA'6 6ème Symposium en Architecture Nouvelles de Machines, Besançon, 19/06/00-22/06/00, Université de Franche-Comté, p. 149-158, juin 2000.
  BibTeX

• Christine Rochange, Pascal Sainrat, Louis Féraud, Hugues Cassé. Using Abstract Interpretation Technics for Static Pointer Analysis. Dans : 3rd workshop on Interaction Between Compilers and Computer Architectures (INTERACT'3), San Jose, USA, 03/10/99-07/10/99, Pen-Chung Yew, University of Minnesota, octobre 1999.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Interact3.ps.gz
  BibTeX

• Carmen Turinici, Christine Rochange, Pascal Sainrat. Instruction Reuse Based on Dependent Instruction Sequences. Dans : 6th International Symposium on Automatic Control and Computer Engineering (SACCS'98), Iasi, Roumanie, 20/11/98-21/11/98, D. Grigoras, Matrix Rom Publ., Bucharest, p. 134-139, novembre 1998.
  Résumé
  BibTeX

• Jean-Paul Bodeveix, Dominique Carrière, Mamoun Filali. A refinement-based validation of a cache coherence protocol. Dans : 10th International Conference on Parallel and Distributed Computing Systems, New Orleans, Louisiana USA, ISCA, p. 332-337, octobre 1997.
  BibTeX

• Belkacem Cherfaoui, Daniel Dours, Roland Facca, Patrick Magnaud. Hardware/Software Partitioning of Embedded Hard Real-Time Systems. Dans : International Workshop on Logic and Architecture Synthesis, -, Institut National Polytechnique de Grenoble, Grenoble, France, p. 235-242, décembre 1997.
  BibTeX

• A. Seznec, Stephan Jourdan, Pascal Sainrat, P. Michaud. Multiple-Block Ahead Branch Predictors. Dans : 7th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS-VII), Cambridge, Massachusetts, ACM, p. 116-127, octobre 1996.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Asplos7.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. Is symmetry Really Worthwhile ? Dans : 21st Euromicro Conference: Design of Hardware/Software Systems, -, IEEE Computer Society press, Los Alamitos, California, p. 196-203, septembre 1995.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Euromicro94.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. An Investigation of the Performance of Various Instruction-Issue Buffer Topologies. Dans : 28th Annual International Symposium on Microarchitecture (MICRO-28), Ann Arbor, IEEE/ACM, p. 279-284, décembre 1995.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Micro28.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat, Daniel Litaize. Exploring Configurations of Functional Units in an Out-Of-Order Superscalar Microprocessor. Dans : 22nd International Symposium on Computer Architecture, Santa Margherita Ligure, IEEE-ACM, p. 117-125, juin 1995.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/Superscalar/A_ISCA22.ps.gz
  BibTeX

• Laurent Carcagno, Daniel Dours, Roland Facca, Bernard Sautet. Distributed hard real-time systems: From specification to realization. Dans : DCCS'95: 13th IFAC Workshop on Distributed Computer Control Systems, Toulouse-Blagnac, -, septembre 1995.
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Using Ultra High-Speed Serial Links in Shared-Memory Multiprocessors. Dans : Open Bus Systems '94, Paris, VITA, p. 103-110, janvier 1994.
  Résumé
  BibTeX

• Laurent Carcagno, Marianne de Michiel, Daniel Dours, Roland Facca, Bernard Sautet. Specification of Distributed Hard Real-time System. Dans : Software for Multiprocessors and Supercomputers : Theory, Practice, Experience (SMS TPE'94), Moscou, -, septembre 1994.
  BibTeX

• Laurent Carcagno, Marianne de Michiel, Daniel Dours, Roland Facca, Bernard Sautet. Environment and Tool for Hard Real-time Systems Design. Dans : 20th Euromicro Conference on System Architecture and Integration, Liverpool, -, septembre 1994.
  BibTeX

• Laurent Carcagno, Marianne de Michiel, Daniel Dours, Roland Facca, Ahmed Feki, Bernard Sautet. Reconfigurable Modular Architecture for Hard Real-time Applications. Dans : Twelfth International Conference APPLIED INFORMATICS, Annecy, France, -, mai 1994.
  BibTeX

• Christine Rochange, Pascal Sainrat, Daniel Litaize. Performance of M3S for the SOR algorithm. Dans : Conference on Parallel ARchitectures and Languages Europe (PARLE), Munich, Springer, p. 676-679, juin 1993.
  BibTeX

• Christine Rochange, Daniel Litaize. Throughput Analysis of M3S : a serial multiported-memory multiprocessor. Dans : Supercomputing, Minneapolis, IEEE, novembre 1992.
  BibTeX

• Christine Rochange, Daniel Litaize. Experiments about the processor-memory interface in the M3S project. Dans : 10th International Conference on Applied Informatics, Innsbruck, -, p. 53-56, février 1992.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Towards a shared-memory massively parallel multiprocessor. Dans : IEEE International Symposium on Computer Architecture, Gold Coast, Australie, IEEE, p. 70-79, mai 1992.
  BibTeX

• Dominique Carrière, Daniel Litaize, Christine Rochange, Pascal Sainrat. Design of the memory plane of the M3S project. Dans : International Workshop on Field-Programmable Logic and Applications, Vienne, University of Kaiserslautern, septembre 1992.
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. The design of the M3S project : a Multiported Shared Memory Multiprocessor. Dans : Supercomputing, Minneapolis, IEEE, p. 326-335, novembre 1992.
  BibTeX

• Pascal Sainrat, Daniel Litaize. On some technical problems inherent to the use of high-speed digital circuits. Dans : International Workshop on Parallel Computing, Trani, Italie, -, p. 194-197, septembre 1991.
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Multiprocessors with serial multiport memories. Dans : Conference on Parallel ARchitectures and Languages Europe (PARLE), Eindhoven, The Netherlands, Springer-Verlag (LNCS-365), p. 34-51, juin 1989.
  BibTeX

• Fatima-Zahra Elkhlifi, Omar Hammami, Mustapha Lalam, Daniel Litaize, Pascal Sainrat. Multiprocessors system with caches, serial multiport memory and pseudo crossbar of serial links. Dans : Applied Informatics, Grindelwald, Switzerland, -, p. 167-170, février 1989.
  BibTeX

Conférences et workshops nationaux / National conferences articles

• Tahiry Ratsiambahotra, Hugues Cassé, Christine Rochange, Pascal Sainrat. Génération automatique de simulateurs fonctionnels de processeurs. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2008), Fribourg, 11/02/08-13/02/08, Ecole d'ingénieurs et d'architectes de Fribourg, (support électronique), février 2008.
  Accès : http://hal.archives-ouvertes.fr/action/open_file.php?url=http://hal.archives-ouvertes.fr/docs/00/20/23/28/PDF/RaCaRoSa2008.1.pdf&docid=202328
  BibTeX

• Jonathan Barre, Christine Rochange, Pascal Sainrat. Une architecture SMT pour le temps-réel strict. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2008), Fribourg, 11/02/08-13/02/08, Ecole d'ingénieurs et d'architectes de Fribourg, (support électronique), février 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/8558_sympa2008.pdf
  BibTeX

• Djemai Kebbal. Une approche pour l'analyse du pire cas du temps d'exécution des programmes temps-réels. Dans : Colloque National de la Recherche Universitaire dans les IUT (CNR-IUT 2006), Brest, 01/06/06-02/06/06, IUT de Brest, (en ligne), juin 2006.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/EB1_01_KebbalDjemaioral.pdf
  BibTeX

• Jonathan Barre, Cédric Landet, Christine Rochange, Pascal Sainrat. Calcul de temps d'exécution pire cas pour un processeur superscalaire à exécution non ordonnée. Dans : Symposium sur les Architectures Nouvelles de Machines (SympA 2006), Perpignan, 04/10/06-06/10/06, Université de Perpignan, p. 1-11, octobre 2006.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/6738_sympa9.pdf
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Estimations de boucles pour le partitionnement de systèmes temps-réel strict sur FPGAs. Dans : SYMPAA'2003 : Symposium en Architecture et Adéquation Algorithme-Architecture, La Colle sur Loup, 15/10/03-17/10/03, Michel Auguin, Françoise Baude, Dominique Lavenier, Michel Riveill (Eds.), INRIA sophia Antipolis, p. 279-288, octobre 2003.
  BibTeX

• Philippe Reynes, Thierry Haquin, Christine Rochange, Pascal Sainrat. Etude préparatoire à la réutilisation de chaînes. Dans : 8ème Symposium en Architectures Nouvelles de Machines (SYMPA'8), Hammamet, Tunisie, 10/04/02-12/04/02, Ecole supérieure des sciences et techniques de Tunis, p. 365-372, avril 2002.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/3115.ps.gz
  BibTeX

• Thierry Haquin, Philippe Reynes, Christine Rochange, Pascal Sainrat. Optimisations du chargement des instructions. Dans : 8ème Symposium en Architectures Nouvelles de Machines (SYMPA'8), Hammamet, Tunisie, 10/04/02-12/04/02, Ecole Supérieure des Sciences et Techniques de Tunis, p. 257-264, avril 2002.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/3114.pdf.gz
  BibTeX

• Pascal Sainrat, Olivier Sentieys. Conférence invitée : DSP et processeurs superscalaires : la convergence ? Dans : ASTI'2001 - SYMPA 7 : 7ème symposium en architectures de machines, Paris, 24/04/01-27/04/01, INRIA, p. 191, avril 2001.
  BibTeX

• Thierry Haquin, Christine Rochange, Pascal Sainrat. Une extension de la résolution partielle dans les BTBs. Dans : 6ème Symposium sur les Architectures Nouvelles de Machines (SYMPA'6), Besançon, 19/06/00-22/06/00, Université de Besançon, France, p. 77-86, juin 2000.
  Résumé
  BibTeX

• Carmen Turinici, Christine Rochange, Pascal Sainrat. Prédicteurs mixtes pour l'anticipation des instructions. Dans : 5ème Symposium sur les Architectures Nouvelles de Machines (SYMPA'5), Rennes, 08/06/99-11/06/99, INRIA, p. 165-174, juin 1999.
  Résumé
  BibTeX

• H. Pham Tuong, Christine Rochange, Pascal Sainrat, Daniel Litaize. Prédiction de l'adresse des lectures pour tolérer la latence des accès mémoire. Dans : 9èmes Rencontres du Parallélisme (RenPar9), Lausanne, -, p. 181-184, mai 1997.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Renpar9.ps.gz
  BibTeX

• Jean-Paul Bodeveix, Dominique Carrière, Mamoun Filali. Etude du protocole de cohérence de la machine M3S. Dans : Rencontres du parallélisme RenPar'8, -, -, p. 173-176, mai 1996.
  BibTeX

• Pascal Sainrat, Stephan Jourdan, Daniel Litaize. Tampons d'amorçage des microprocesseurs superscalaires à exécution non ordonnée : une analyse. Dans : 8èmes Rencontres du Parallélisme, Bordeaux, -, p. 121-124, mai 1996.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/A_Renpar8_1.ps.gz
  BibTeX

• H. Pham Tuong, Christine Rochange. Dispositif matériel de préchargement des données dans les caches. Dans : 8èmes Rencontres du parallélisme, Bordeaux, -, p. 201, mai 1996.
  Résumé
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Analyse de l'impact des dépendances de données. Dans : 7èmes Rencontres du Parallélisme, Mons, Belgique, -, p. 32-36, mai 1995.
  Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/Superscalar/P_Renpar7.ps.gz
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Parallélisme potentiel de grain fin des programmes d'évaluation SPEC92. Dans : 4ème symposium sur les Architectures Nouvelles de Machines, Rennes, -, p. 97-106, décembre 1995.
  Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/S_PRCANM4.ps.gz
  BibTeX

• Christine Rochange. M3S : un multiprocesseur évolutif - premiers résultats de simulation. Dans : 6èmes Rencontres du Parallélisme, Lyon, -, p. 237-240, janvier 1994.
  BibTeX

• Daniel Litaize, Christophe Guittenit, Abdelaziz M'zoughi, Pascal Sainrat. Applications des liaisons série en environnement multiprocesseur à mémoire commune. Dans : Journées PRC/GDR Architecture de Machines Nouvelles, Orsay, -, p. 31-36, janvier 1994.
  BibTeX

Conférences sans actes publiés / Conference articles without published proceedings

• Armelle Bonenfant, Marianne de Michiel, Pascal Sainrat. oRange: A Tool For Static Loop Bound Analysis. Dans : Workshop on Resource Analysis, University of Hertfordshire, Hatfield, UK, 09/09/08.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/9686_workshop_resource_analysis_2008.pdf
  BibTeX

• Fadia Nemer. PapaBench : un benchmark temps réel gratuit. Dans : Colloque des doctorants de l'école doctorale EDIT, Toulouse, 22/05/06-23/05/06.
  BibTeX

• Jonathan Barre, Cédric Landet. Modélisation du parallélisme d’instructions pour l’évaluation du WCET. Dans : Colloque des doctorants de l'école doctorale EDIT, Toulouse, 22/05/06-23/05/06.
  BibTeX

• Tahiry Ratsiambahotra. Contribution à la simulation de microprocesseurs. Dans : Colloque des doctorants de l'école doctorale EDIT, Toulouse, 22/05/06-23/05/06.
  BibTeX

• Claire Burguiere. Modélisation d'un prédicteur de branchement dans le calcul du WCET par la méthode IPET. Dans : Colloque des Doctorants de l'Ecode Doctorale Informatique et Télécommunications (EDIT'05), Université Toulouse III, 11/04/05-12/04/05.
  BibTeX

• Pascal Sainrat. Processeurs haute performance. Dans : Ecole thématique en Architectures des systèmes matériels enfouis et méthodes de conception associées (ARCHI'05), Autrans, 21/03/05-25/03/05, Arnaud Tisserand (Eds.).
  BibTeX

• Christine Rochange. Towards predictable high-performance processors. Dans : Perspectives Workshop: "Design of Systems with Predictable Behaviour", Dagstuhl, 17/11/03-19/11/03.
  Résumé Accès : http://www.dagstuhl.de/03471/Proceedings/
  BibTeX

• Pascal Sainrat. De l'architecture des ordinateurs à la détermination de temps d'exécution maximum. Dans : Séminaire, LAAS, 29/03/01.
  BibTeX

• Pascal Sainrat, Bernard Lecussan. Architecture du noeud d'une grappe de processeurs. Dans : Ecole thématique iHPerf2000, Aussois, France, 04/12/00-08/12/00.
  Accès : http://www.irisa.fr/iHPerf2000/actes/Ch1.ps.gz
  BibTeX

• Pascal Sainrat. Architecture des processeurs superscalaires. Dans : Ecole thématique du CNRS sur la conception d'architectures de systèmes informatiques dédiés à des applications spécifiques de type "enfoui", Seix, France, 20/11/00-23/11/00.
  Accès : http://www.ens-lyon.fr/LIP/Ecoles_Archi/sainrat.pdf
  BibTeX

• Wissam Hlayhel, Daniel Litaize, Jacques Collet, Christine Rochange, David Parello. Shared Address Bus in SMP Multiprocessors. Dans : 9th Workshop on Scalable Shared-Memory Multiprocessors, Vancouver, .
  BibTeX

• Christine Rochange, Pascal Sainrat. Evaluation de performances des processeurs superscalaires. Dans : Colloque Outils et Méthodologies pour l'Architecture des Ordinateurs, Orsay, France, 22/09/98-23/09/98.
  BibTeX

• Daniel Litaize, Pascal Sainrat. Communications in Shared-Memory Multiprocessors. Dans : International Workshop on New Technologies, Interconnects and Communications in Distributed and Parallel Systems, Toulouse, 16/06/97-17/06/97.
  BibTeX

• Daniel Litaize, Pascal Sainrat. Consequences of the use of ultra high speed serial links as memory-processors and memory-I/O networks in shared-memory multiprocessor and vector supercomputers. Dans : Workshop franco-americano-suédois on Computer Architecture, Ecole Polytechnique de Palaiseau, .
  BibTeX

• Dominique Carrière, Stephan Jourdan, Daniel Litaize, Christine Rochange, Pascal Sainrat. Le parallélisme de données et d¿instructions dans les multiprocesseurs à mémoire commune. Dans : Journées sur le parallélisme de l¿IRIT, Toulouse, .
  BibTeX

• Laurent Carcagno, Marianne de Michiel, Daniel Dours, Roland Facca, Bernard Sautet. Parallélisation automatique pour une exécution en temps-réel. Dans : 6èmes Rencontres francophones du Parallélisme, ENS Lyon, .
  BibTeX

• Daniel Litaize, Christophe Guittenit, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Serial Multiported Memory used as a cache disk in I/O subsystems. Dans : Fourth Workshop on Scalable Shared-Memory Multiprocessors, Chicago, .
  BibTeX

• Daniel Litaize, Dominique Carrière, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Le module mémoire et la liaison série du multiprocesseur M3S. Dans : Forum des recherches en informatique, Palaiseau, .
  BibTeX

• Christine Rochange, Pascal Sainrat. Evaluation du multiprocesseur M3S par analyse de la valeur moyenne. Dans : Journée des jeunes chercheurs en systèmes à mémoire logiquement partagée, Toulouse, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Pascal Sainrat, Dominique Carrière, Christine Rochange. Projet M3S : multiprocesseur à mémoire multiport série. Dans : Journées ¿Modèles d¿exécution et architectures parallèles¿ ; PRC-ANM, Rennes, .
  BibTeX

• Dominique Carrière, Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Update on the M3S project. Dans : 3rd Workshop on Scalable Shared-Memory Multiprocessors, San Diego, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Pascal Sainrat, Jean-Claude Salinier, Mustapha Lalam. Le projet M3S : multiprocesseur à mémoire multiport série. Dans : Premières journées du PRC Architectures de machines, Toulouse, .
  BibTeX

• Daniel Litaize, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. La liaison série à ultra haut débit : une (la?) solution pour les liaisons inter-modules en environnement multiprocesseur. Dans : Colloque "Technologies Matérielles Futures pour l'ordinateur", Paris, .
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Multiprocesseur massivement parallèle à mémoire multiport série. Dans : Troisième symposium sur les Architectures Nouvelles de Machines, Palaiseau, .
  BibTeX

• Daniel Litaize, Omar Hammami, Abdelaziz M'zoughi, Christine Rochange, Pascal Sainrat. Project M3S : How serial links are well suited for scalability. Dans : Second Workshop on Scalable Shared Memory Multiprocessors, Toronto, .
  BibTeX

• Daniel Litaize, Omar Hammami, Pascal Sainrat, René Pulou. Les liaisons série du multiprocesseur M3S : justification, problèmes techniques, solutions. Dans : Deuxième symposium sur les Architectures Nouvelles de Machines, Toulouse, .
  BibTeX

• Daniel Litaize, Fatima-Zahra Elkhlifi, Mustapha Lalam, Abdelaziz M'zoughi, Pascal Sainrat. Présentation de M3S : Multiprocesseur à mémoire multiport série. Dans : Journées " Algorithmes parallèles et architectures nouvelles", Toulouse, .
  BibTeX

Rapports / Reports

• Roman Bourgade. Prise en compte de latences mémoire étendues lors du calcul du pire temps d'exécution (wcet) d'applications Temps Réel critiques. Rapport de Master, Université Paul Sabatier, juin 2008.
  BibTeX

• Marianne de Michiel, Armelle Bonenfant, Pascal Sainrat, Hugues Cassé. Normalisation de boucles pour l'évaluation du nombre maximum d'itérations. Rapport de recherche, IRIT/RR-2008-3-FR, IRIT, février 2008.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/RR-2008-3-FR.pdf
  BibTeX

• Nicolas Curt. Transformation du code pour en améliorer la prévisibilité temporelle. Rapport de Master, IRIT, juin 2007.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/curt_rapport_m2r07.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. Analysing branch mispredictions related to algorithmic constructs. Rapport de recherche, IRIT-2005-12-R, IRIT, avril 2005.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/5730_2005-12-R.ps
  BibTeX

• Christine Rochange, Pascal Sainrat. Dissecting Execution Traces to Understand Long Timing Effects. Rapport de recherche, IRIT-2005-6-R, IRIT, février 2005.
  Accès : ftp://ftp.irit.fr/IRIT/TRACES/5729_2005-6-R.pdf
  BibTeX

• Claire Burguiere, Christine Rochange. Analyse statique des erreurs de prédiction de branchement. Rapport de recherche, 2004-27-R, IRIT, septembre 2004.
  Résumé Accès : ftp://ftp.irit.fr/IRIT/TRACES/4906_2004-27-R.ps
  BibTeX

• Claire Burguiere. Etude du comportement d'un prédicteur de branchement compatible avec le calcul du WCET. Rapport de stage, DEA Programmation et Systèmes, IRIT, juin 2004.
  BibTeX

• Christine Rochange, Pascal Sainrat. Regulating the instruction flow to make the processor pipeline time-predictable. Rapport de recherche, IRIT/2004-10-R, IRIT, avril 2004.
  Résumé
  BibTeX

• Marc Finet, Christine Rochange, Pascal Sainrat. GEP 1.0 - Générateur d'émulateurs de processeurs - Manuel de référence. Rapport de recherche, 2002-40-R, IRIT, décembre 2002.
  Résumé
  BibTeX

• Nathalie Drach, Christine Rochange, Pascal Sainrat, Olivier Temam. Bibliothèque de simulation de processeurs : état d'avancement. Rapport de contrat, 1, IRIT, 2002.
  BibTeX

• Antoine Colin, Isabelle Puaut, Christine Rochange, Pascal Sainrat. Calcul de majorants de pire temps d'exécution : état de l'art. Rapport de recherche, 2002-15-R et PI1461, IRIT et IRISA, Université Paul Sabatier, Toulouse et université Rennes II, mai 2002.
  Résumé Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/3196.pdf.gz
  BibTeX

• Daniel Dours, Marianne de Michiel, Patrick Magnaud, Reda Bekkouche, Belkacem Cherfaoui. Parallélisation automatique pour la conception de systèmes critiques sûrs. Rapport de recherche, 00-25-R, IRIT, décembre 2000.
  BibTeX

• Pascal Sainrat, Christine Rochange. Principe de fonctionnement des architectures superscalaires. Rapport de contrat, T/INF/PATER/012DTE1.0, Réalix Technologies & Aérospatiale, mai 2000.
  BibTeX

• Pascal Sainrat, Christine Rochange. Choix d'un processeur superscalaire pour le temps réel. Rapport de contrat, T/INF/PATER/018DTE1.0, Réalix Technologies & Aérospatiale, août 2000.
  BibTeX

• Christine Rochange, Pascal Sainrat. Déterminisme et mécanismes des processeurs superscalaires. Rapport de contrat, T/INF/PATER/016DTE1.0, Réalix Technologies & Aérospatiale, juillet 2000.
  BibTeX

• Daniel Litaize, Jean-Claude Salinier, Abdelaziz M'zoughi, Fatima-Zahra Elkhlifi, Mustapha Lalam, Pascal Sainrat. Shared memory multiprocessor system using a set of serial links as processors-memory switch. Rapport de recherche, US06112287, IRIT, août 2000.
  BibTeX

• Daniel Litaize, Jean-Paul Bodeveix, Dominique Carrière, Mamoun Filali. Rapport de fin de contrat RECH-9507523 Environnement de développement de programmes parallèles. Rapport de recherche, 99-31-R, IRIT, novembre 1999.
  BibTeX

• H. Pham Tuong, Christine Rochange, Pascal Sainrat, Daniel Litaize. Prédiction de l'adresse des lectures pour tolérer la latence des accès mémoires/Prediction of addresses for speculating loads. Rapport de recherche, 97-09, IRIT, février 1997.
  Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/R_IRIT_97_09.ps.gz
  BibTeX

• H. Pham Tuong, Christine Rochange. Low-Cost Stride-Directed Hardware Data Prefetching. Rapport de recherche, 96-13-R, IRIT, avril 1996.
  BibTeX

• Gilles Berger-Sabatel, Pascal Sainrat, A. Seznec, Yvon Jégou, Patrick Garda. Impact des liaisons séries haut débit sur l'architecture des machines parallèles - Rapport final programme de recherches inter-PRC Nouvelles technologies pour l'architecture. Rapport de contrat, -, IRIT, 1995.
  BibTeX

• Stephan Jourdan, Pascal Sainrat. Génération de trace avec Pixie sous IRIX 5.3 et analyse de l'impact des dépendances de données à partir des SPEC92. Rapport de recherche, 95-10-R, IRIT, mars 1995.
  Accès : ftp://ftp.irit.fr/pub/IRIT/APARA/March/R_IRIT_95_10.ps.gz